用集成3线—8线译码器74LS138和与非门设计一个全加器,设Ai为被加数,Bi为加数,低位进位为Ci-1,和为Si,向高位进位为Ci。
由3线-8线译码器CT74LS138及8选1数据选择器CT74LS151组成电路如下图所示。X2X1X0及Z2Z1Z0为两个3位二进制数。试分析电路的逻辑功能。
由移位寄存器74HCl94和3线-8线译码器74HCl38组成的电路如图5.3.27所示,分析电路,列出状态表,并画出输出端L的波形。
已知某电路输入信号A、B、C和输出信号Y的波形如下图所示,写出Y的最简与或表达式。